当前位置:文档之家 > 基于VHDL语言的数字频率计的设计与仿真

基于VHDL语言的数字频率计的设计与仿真

第20卷第4期2008年12月河南工程学院学报(自然科学版)

JOURNAL OF HE NAN I N STI T UTE OF E NGI N EER I N G Vol 120,No 14

Dec .2008

基于VHDL 语言的数字频率计的设计与仿真

董秀洁,杨 艳

(中原工学院电子信息学院,河南郑州450007)

摘 要:介绍了一种采用VHDL 语言设计数字频率计的方法,利用测周法和测频法相结合的原理,对传统的频率计

进行了改进,实现了0Hz ~1MHz 的频率测量范围,并且给出了仿真结果.仿真结果表明,该频率计具有体积小、测量精度高、可靠性好等特点,同时可以通过修改程序达到扩大测量范围的目的.

关键词:数字频率计;测周法;测频法;VHDL

中图分类号:T N74    文献标识码:A     文章编号:1674-330X (2008)04-0059-03

基于VHDL语言的数字频率计的设计与仿真

收稿日期:2008-09-02

基金项目:河南省教育厅自然科学研究资助项目(200410465101201,200510465002).

作者简介:董秀洁(1957-),女,河南郑州人,教授,硕士,主要从事检测技术和自助控制等方面的研究.

  传统的数字频率计主要由一些分离元件组合而成,所用的器件较多,连线比较复杂,而且存在测量误差大、测量范围小、可靠性低等缺点.可编程逻辑器件FPG A 和EDA 技术的应用和发展,使传统的电子系统设计发生了根本的变革

[1,2]

.本文利用美国

A ltera 公司的Quartus 6.0软件设计的数字频率计,将频率测量法和周期测量法相结合,采用VHDL 语言编程,并下载到EDA 实验平台上.经仿真测试,其测频范围可达0Hz ~1MHz,用8位数码管显示,测量精度可达10Hz ~5Hz,可靠性好.

1 频率计测量原理及系统框图

频率测量的方法有很多,例如频率测量法,周期测量法,频率比较法,谐振法,等.本文主要采用频率测量法和周期测量法相结合的原理,在0Hz ~1Hz 范围内采用测周法,1Hz ~1MHz 范围内采用测频法.周期测量法的主要工作原理是:周期为T x 的被测信号经放大、整形为一定形状的脉冲信号送到控制电路,使控制电路产生一个相应的门控信号去控制主闸门的开闭

.在主闸门开启后,标准时标信号f 0经过主闸门进入计数器计数,若计得结果为N ,时标信号f 0的周期为t 0,则被测信号的周期为T x =N t 0.本次设计中设t 0为1Hz ,则被测信号的周期即为脉冲个数.频率测量法的主要工作原理是:被测频率为

f x 的输入信号经放大、整形后送至主闸门,在主闸门

开启时间内,f x
信号通过主闸门进入计数器计数.主闸门开启时间称为闸门时间T 0.若

开启时间内,f x 信号通过主闸门进入计数器计数.主闸门开启时间称为闸门时间T 0.若

T 0=1s ,计数器计得结果为N ,则f x =N /1.这样,进入计数器的脉冲个数就代表了被测信号的频率值

[3]

.

频率计的系统结构框图如图1所示,主要由5个模块构成,有基准信号产生模块、控制模块、计数模块、锁存模块和数码显示模块.

图1 系统结构框图

F i g .1 Syste m structure d i a gram

系统的主要工作过程:晶振电路产生20MHz 标准脉冲信号,经分频器两次分频以后,获得1Hz 的基准脉冲信号.当测量的脉冲信号大于1Hz 时,采用频率测量法.这时基准脉冲信号送入控制电路,整形后的被测信号送入计数模块.当控制电路的闸门开启后,计数模块开始计数,闸门开启时间为1s,1s 后闸门闭合,计数器停止计数,这时控制电路发

基于VHDL语言的数字频率计的设计与仿真

下载Word文档免费下载:

基于VHDL语言的数字频率计的设计与仿真下载

(共3页)